一般開關電源模塊應該靠近電源輸入端，對于給芯片提供低電壓的核電壓的開關電源，應靠近芯片，避免低電壓輸出線過長而產生壓降，影響供電性能，以開關電源為中心，圍繞他布局。電源濾波的輸入及輸出端在布局時要遠離，避免噪聲從輸入端耦合進入輸出端，元器件應均勻、整齊、緊湊的排列在PCB上，減少器件間的要求。輸入輸出的主通路一定要明晰，留出鋪銅打過孔的空間，濾波電容按照先打后小的原則分別靠近輸出輸入管腳放置，反饋電路靠近芯片管腳放置。設計在不同階段需要進行不同的各點設置，在布局階段可以采用大格點進行器件布局；湖北打造PCB培訓價格大全

1、高頻元件：高頻元件之間的連線越短越好，設法減小連線的分布參數和相互之間的電磁干擾，易受干擾的元件不能離得太近。隸屬于輸入和隸屬于輸出的元件之間的距離應該盡可能大一些。2、具有高電位差的元件：應該加大具有高電位差元件和連線之間的距離，以免出現意外短路時損壞元件。為了避免爬電現象的發生，一般要求2000V電位差之間的銅膜線距離應該大于2mm，若對于更高的電位差，距離還應該加大。帶有高電壓的器件，應該盡量布置在調試時手不易觸及的地方。3、重量太大的元件：此類元件應該有支架固定，而對于又大又重、發熱量多的元件，不宜安裝在電路板上。4、發熱與熱敏元件：注意發熱元件應該遠離熱敏元件。專業PCB培訓功能在通常情況下，所有的元件均應布置在電路板的同一面上。

關鍵信號布線（1）射頻信號：優先在器件面走線并進行包地、打孔處理，線寬8Mil以上且滿足阻抗要求，如下圖所示。不相關的線不允許穿射頻區域。SMA頭部分與其它部分做隔離單點接地。（2）中頻、低頻信號：優先與器件走在同一面并進行包地處理，線寬≥8Mil，如下圖所示。數字信號不要進入中頻、低頻信號布線區域。（3）時鐘信號：時鐘走線長度＞500Mil時必須內層布線，且距離板邊＞200Mil，時鐘頻率≥100M時在換層處增加回流地過孔。（4）高速信號：5G以上的高速串行信號需同時在過孔處增加回流地過孔。

(3)電源線、地線及印制導線在印制板上的排列要恰當，盡量做到短而直，以減小信號線與回線之間所形成的環路面積。(4)時鐘發生器盡量*近到用該時鐘的器件。(5)石英晶體振蕩器外殼要接地。(6)用地線將時鐘區圈起來，時鐘線盡量短。(7)印制板盡量使用45°折線而不用90°折線布線以減小高頻信號對外的發射與耦合。(8)單面板和雙面板用單點接電源和單點接地；電源線、地線盡量粗。(9)I/O驅動電路盡量*近印刷板邊的接插件，讓其盡快離開印刷板。石英晶體下面以及對噪聲敏感的器件下面不要走線。

存儲模塊介紹：存儲器分類在我們的設計用到的存儲器有SRAM、DRAM、EEPROM、Flash等，其中DDR系列用的是多的，其DDR-DDR4的詳細參數如下：DDR采用TSSOP封裝技術，而DDR2和DDR3內存均采用FBGA封裝技術。TSSOP封裝的外形尺寸較大，呈長方形，其優點是成本低、工藝要求不高，缺點是傳導效果差，容易受干擾，散熱不理想，而FBGA內存顆粒精致小巧，體積大約只有DDR內存顆粒的三分之一，有效地縮短信號傳輸距離，在抗干擾、散熱等方面更有優勢，而DDR4采用3DS(3-DimensionalStack)三維堆疊技術來增大單顆芯片容量，封裝外形則與DDR2、DDR3差別不大。制造工藝不斷提高，從DDR到DDR2再到DDR3內存，其制造工藝都在不斷改善，更高工藝水平會使內存電氣性能更好，成本更低；DDR內存顆粒大范圍采用0.13微米制造工藝，而DDR2采用了0.09微米制造工藝，DDR3則采用了全新65nm制造工藝，而DDR4使用20nm以下的工藝來制造，從DDR～DDR4的具體參數如下表所示。同類型插裝元器件在X或Y方向上應朝一個方向放置。湖北高效PCB培訓加工

元件引腳盡量短，去耦電容引腳盡量短，去耦電容使用無引線的貼片電容。湖北打造PCB培訓價格大全

淚滴的作用主要有如下幾點：1、增大焊盤機械強度，避免電路板受到巨大外力的沖撞時，導線與焊盤或者導線與導孔的接觸點斷開，也可使PCB電路板顯得更加美觀；2、焊接上，可以保護焊盤，避免多次焊接時焊盤的脫落，生產時可以避免蝕刻不均，或者鉆孔偏向導線時，避免出現連接處的裂縫而開路，且易于清洗蝕刻藥水，不留清洗死角；3、信號傳輸時平滑阻抗，減少阻抗的急劇跳變，避免高頻信號傳輸時由于線寬突然變小而造成反射，可使走線與元件焊盤之間的連接趨于平穩過渡化；湖北打造PCB培訓價格大全