3、地線設計不合理的地線設計會使印制電路板產生干擾，達不到設計指標，甚至無法工作。地線是電路中電位的參考點，又是電流公共通道。地電位理論上是零電位，但實際上由于導線阻抗的存在，地線各處電位不都是零。因為地線只要有一定長度就不是一個處處為零的等電位點，地線不僅是必不可少的電路公共通道，又是產生干擾的一個渠道。一點接地是消除地線干擾的基本原則。所有電路、設備的地線都必須接到統一的接地點上，以該點作為電路、設備的零電位參考點(面)。一點接地分公用地線串聯一點接地和單獨地線并聯一點接地。為了將零件固定在PCB上面，我們將它們的接腳直接焊在布線上。湖北定制PCB培訓廠家

Gerber輸出Gerber輸出前重新導入網表，保證終原理圖與PCB網表一致，確保Gerber輸出前“替代”封裝已更新，根據《PCBLayout檢查表》進行自檢后，進行Gerber輸出。PCBLayout在輸出Gerber階段的所有設置、操作、檢查子流程步驟如下：Gerber參數設置→生成Gerber文件→IPC網表自檢。（1）光繪格式RS274X，原點位置設置合理，光繪單位設置為英制，精度5:5（AD精度2:5）。（2）光繪各層種類齊全、每層內容選擇正確，鉆孔表放置合理。（3）層名命名正確，前綴統一為布線層ART,電源層PWR，地層GND，與《PCB加工工藝要求說明書》保持一致。（4）檢查Drill層：（5）孔符層左上角添加CAD編號，每層光繪左下角添加各層層標。PCB培訓布局PCB設計應考慮許多因素，如外部連接布局、布局設計、內部電子元件的優化布局等。

關鍵信號布線（1）射頻信號：優先在器件面走線并進行包地、打孔處理，線寬8Mil以上且滿足阻抗要求，如下圖所示。不相關的線不允許穿射頻區域。SMA頭部分與其它部分做隔離單點接地。（2）中頻、低頻信號：優先與器件走在同一面并進行包地處理，線寬≥8Mil，如下圖所示。數字信號不要進入中頻、低頻信號布線區域。（3）時鐘信號：時鐘走線長度＞500Mil時必須內層布線，且距離板邊＞200Mil，時鐘頻率≥100M時在換層處增加回流地過孔。（4）高速信號：5G以上的高速串行信號需同時在過孔處增加回流地過孔。

電壓河水之所以能夠流動，是因為有水位差；電荷之所以能夠流動，是因為有電位差。電位差也就是電壓。電壓是形成電流的原因。在電路中，電壓常用U表示。電壓的單位是伏（V），也常用毫伏（mV）或者微伏（uV）做單位。1V=1000mV，1mV=1000uV。電壓可以用電壓表測量。測量的時候，把電壓表并聯在電路上，要選擇電壓表指針接近滿偏轉的量程。如果電路上的電壓大小估計不出來，要先用大的量程，粗略測量后再用合適的量程。這樣可以防止由于電壓過大而損壞電壓表。電阻電路中對電流通過有阻礙作用并且造成能量消耗的部分叫做電阻。電阻常用R表示。電阻的單位是歐（Ω），也常用千歐（kΩ）或者兆歐（MΩ）做單位。1kΩ=1000Ω，1MΩ=1000000Ω。導體的電阻由導體的材料、橫截面積和長度決定。時鐘線垂直于I/O線比平行I/O線干擾小，時鐘元件引腳需遠離I/O電纜。

射頻、中頻電路（2）屏蔽腔的設計1、應把不同模塊的射頻單元用腔體隔離，特別是敏感電路和強烈輻射源之間，在大功率多級放大器中，也應保證級與級之間隔開。2、印刷電路板的腔體應做開窗處理、方便焊接屏蔽殼。3、在屏蔽腔體上設計兩排開窗過孔屏，過孔應相互錯開，同排過孔間距為150Mil。4、在腔體的拐角處應設計3mm的金屬化固定孔，保證其固定屏蔽殼。5、腔體的周邊為密封的，一般接口的線要引入腔體里采用帶狀線的結構；而腔體內部不同模塊之間可以采用微帶線的結構，這樣內部的屏蔽腔采用開槽處理，開槽的寬度一般為3mm、微帶線走在中間。時鐘、總線、片選信號要遠離I/O線和接插件。湖北什么是PCB培訓銷售

按照均勻分布、重心平衡、版面美觀的標準優化布局；湖北定制PCB培訓廠家

（1）避免在PCB邊緣安排重要的信號線，如時鐘和復位信號等。（2）機殼地線與信號線間隔至少為4毫米；保持機殼地線的長寬比小于5:1以減少電感效應。（3）已確定位置的器件和線用LOCK功能將其鎖定，使之以后不被誤動。（4）導線的寬度小不宜小于0.2mm（8mil），在高密度高精度的印制線路中，導線寬度和間距一般可取12mil。（5）在DIP封裝的IC腳間走線，可應用10－10與12－12原則，即當兩腳間通過2根線時，焊盤直徑可設為50mil、線寬與線距都為10mil，當兩腳間只通過1根線時，焊盤直徑可設為64mil、線寬與線距都為12mil。（6）當焊盤直徑為1.5mm時，為了增加焊盤抗剝強度，可采用長不小于1.5mm，寬為1.5mm和長圓形焊盤。（7）設計遇到焊盤連接的走線較細時，要將焊盤與走線之間的連接設計成水滴狀，這樣焊盤不容易起皮，走線與焊盤不易斷開。（8）大面積敷銅設計時敷銅上應有開窗口，加散熱孔，并將開窗口設計成網狀。（9）盡可能縮短高頻元器件之間的連線，減少它們的分布參數和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應盡量遠離。湖北定制PCB培訓廠家